09/11/2009 Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10-117016 (43)Date of publication of application: 06.05.1998

(51)Int.Cl. H01L 33/00

H01S 3/18

(21)Application number: 08-270375 (71)Applicant: NICHIA CHEM IND LTD

(22)Date of filing: 14.10.1996 (72)Inventor: NAKAMURA SHUJI
IWASA SHIGETO


(54) MANUFACTURING METHOD OF NITRIDE SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a nitride semiconductor device, using a nitride semiconductor as its substrate by making an n-type nitride semiconductor layer with a specific film thickness to grow on a substrate, and by making nitride semiconductor layers containing acceptor impurities grow on the foregoing nitride semiconductor layer, and further, by removing thereafter the substrate thereform

substrate therefrom.

SOLUTION: A buffer layer 11 is made to grow in contact with a substrate 10 made of spinel (MgAI2O4). Then, an n-type nitride compound semiconductor layer 1 with a film thickness not smaller than 20µm is made to grow in contact with the buffer layer 11. Further, an active layer 2 is made to grow in contact with the semiconductor layer 1. Subsequently, nitride semiconductor layers 3, 4 containing acceptor impurities are made to grow on the active layer 2. Then, a resultant wafer is taken out from a reaction container, to remove the substrate 10 therefrom. In this case, the buffer layer 11 is also removed naturally therefrom. Further, an n-



electrode 20 is provided on the surface of the semiconductor layer 1 corresponding to the bottom surface of the wafer, and an electrode comprising a translucent p-type electrode 21 and a pad electrode 22 is formed on the uppermost semiconductor layer 4.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-117016

(43)公開日 平成10年(1998) 5月6日

(51) Int.Cl. ⁶	藏別記号	F I		
H 0 1 L 33/00		H01L 33/00	c	
H 0 1 S 3/18		H 0 1 S 3/18		

審査請求 未請求 請求項の数7 OL (全 10 頁)

(21)出願番号	特顏平8-270375	(71)出職人	000226057 日亜化学工業株式会社	
(22) 出顧日	平成8年(1996)10月14日		徳島県阿南市上中町岡491番地100	
		(72)発明者	中村 修二	
			徳島県阿南市上中町間491番地100	日亜化
			学工業株式会社内	
		(72)発明者	岩佐 成人	
			徳島県阿南市上中町岡491番地100	日亜化
			学工業株式会社内	

(54) 【発明の名称】 空化物半導体素子の製造方法

(57)【要約】

【目的】 窒化物半導体よりなるデバイス素子を製造す るにあたり、基板に窒化物半導体を用いた素子を実現で きる製造方法を提供する。

【構成】 基板上部に 型型化物半導体層を20 μm以上の膜厚で成長させる工程と、該れ型空化物半導体層上 部に少なくとも、アクセプター不純物を含せ壁化物半導体層上 体層を成長させる工程と、アクセプター不純物を含む壁 化物半導体環成長後に基板を除去する工程とを備える か、若しくはスピネル基板上部に 1型空化物半導体層を 20 μm以上の膜厚で成長させる工程と、理解を法令 準体層成長後に基板を除去する工程と、基度除去後の不 型空化物半導体層上部に少なくとも、アクセプター不 型空化物半導体層上部に少なくとも、アクセプター不 対象含む空化物半導体層を成長させる工程を備える。



【特許請求の範囲】

【請求項1】 基板上部に 車型架化物半導体局を20ル 加以上の販房で成長させる工程と、該 n型強化物半導体 層上部に少なくとも、アクセフター不純物を含む空化物 半導体層を成長させる工程と、アクセプター不純物を含 む窒化物半導体関成長後と基原を除去する工程とを備え ることを转換する公学化物半環体等の 方ととを称ってる学化物半環体等の関係法予の関係方法。

ることで特別とするに向いて中であり、 「請求項2」 前記基板がスピネルよりなることを特徴 とする請求項1に記載の選化物半導体素子の製造方法。 導体層成長後、窒素源を含む雰囲気中でアニーリング し、その後水素源を含まない雰囲気中でアニーリングする工程を含むことを特徴とする請求項1または2に記載 の変化物半準素子の製造方法。

【請求項4】 スピネル基版上総に n型型代物半導体階 を20μm以上の順厚で成長させる工程と、n型強化物 半導体間度長後に基板を除去する工程と、基礎除去後の n型強化的半導体層上部に少なくとも、アクセプター不 純物を含む空化物半導体層を成長させる工程を備えるこ とを特徴とする強化物半導体素子の製造方法。

【請求項5】 前記n型臺化物半導体層成長後、そのn型臺化物半導体層の表面を鏡面状とすることを特徴とする請求項4に記載の臺化物半導体の製造方法。

【請求項6】 前記基板除去後、n型整化物半導体を整 素源を含む雰囲気中でアニーリングする工程と、その後 アクセプター本地物を含む電性物半球体開成長後、水素 源を含まない雰囲気中でアニーリングする工程とを備え ることを特別とする請求項4または5に記載の壁化物半 導体素子の脚分方法。

【請求項7】 前記n型窒化物半導体層はp型窒化物半 導体層に接近した側のキャリア温度を小さくして、p型 窒化物半導体から離れた側のキャリア温度を大きくする ことを特徴とする請求項1乃至7の内のいずれか1項に 記載の窒化物半導体の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はLED(発光ダイオー ド)、LD(レーザダイオード)等の発光デバイス、大 閉電池、光センサー等の受光デバイスに使用される登化 射半導体($1 \, n_z \, A \, 1_y \, G \, a_{1-z-y} \, N$ 、 $0 \, \leq X$ 、 $0 \, \leq Y$ 、 $X + Y \, \leq 1$)素子の製造方法に関する。

[0002]

【従来の技術】築化物半導体は青色発光1ED、緑色炎 光LEDとして現在実用化されている。整化物半導体は 格子整合した基板が存在したいために、格子定数が1 3.5%に異なるサファイア基板上に直接形成した数百 オングストロームの限界のA.1N、GaNパッファ間を 介して成長されている。一方、格子整合した基板となる GaNのパリク結晶を「無実する試みが外国的実開的に いて行われているが、現在のところ、GaNのパリク結 晶は1200℃以上、1万気圧以上の高温高圧雰囲気中 でしか成長できず、しかも、数ミリφ程度の小さな結晶 しか得られていないのが実状である。

【0003】バルク単結晶によるGa N基板が期待できないがめ、Ga N厚膜を表展とする技術が例えば特開サ 8-116090号に示されている。この技術によると、Ga As、Ga P、In P、S1等の基板上に、バッファ層を介してGa Nを50~200 μmの脱厚で形

ッファ層を介してGaNを50~200μmの駅厚で形成し、その後基板を研磨、化学エッチング等の手段により除去して、残留したGaN層の上に新たにn型層、p型層を含む窒化物半導体を成長させる。 【0004】またこの他、物間平7~165498号に

【0004】またこの他、特別半アー165498号は、 基級の上にバファフ階と64 NPは品間とを繰り返して成長させて、GaN基板を作成する方法が定域されており、特別平7-202265号にはサフィア落成にZnOよりなるパッファ層を成長させ、そのパッファ層上に厚原のGaNを成長させた後、ZnOを海郭節去することにより、原原のGaN等組造版を得る方となり、原原のGaN等組造版を得る大きなでは、 14億平7-94784号にはGaN等結晶基板を得るを発光ディスの開発する。

[0005]

【発明が解決しようとする課題】このように、窒化物半 薬体を成長させるためのGaN基板には、数々の技術が 提案されているが、このGaNを基板とした空化物半導 体は未だ出現しておらず、現実的には、数十ルm以上の 厚願GaNを基板に有する各種デバイス素子を製造する のは非常に難しい。

【0006】従って、本発明の目的とするところは、窒 化物半導体よりなるデバイス素子を製造するにあたり、 茎板に窒化物半導体を用いた素子を実現できる製造方法 を提供することにある。

[00071

【課題を解決するための手段】本発明の窒化物半導体素 素者子の製造方法は2種類の態様からなり、第1の態様 は、基板上部に 用塑強化物+等体層(以下、 n型層とい う。)を20ルm以上の膜厚で成長させる工程と、該由 取用上部に少空くとも、アクセプター不純物を含む窒化 物半導体層 成長させる工程と、アクセプター不純物を 含む窒化物半導体層成長核と基板を除去する工程とを順 えることを特徴とする。特に不発明の第10態様におい では基板に乙ピネル(Mg Al 1-24、)を用い、その中で もスピネル基板の(111)面を望化物半導体の成長面 サマることが関生よい。

【0008】本発明の第1の態態では、アクセアター不 植物を含む望化物半導体周成長後、窒素を含む雰囲気中 でアニーリング(熱処理)し、その後水薬販を含まない 雰囲気中でアニーリングする工程を含むことを特徴とす る。窒素源を含む雰囲気中でアニーリングするのは、N 顕変失緒することにより、窒化物半学体の分解を防止し て結晶性を整えるためにである。そのためい瀬としては アンモニア、ヒドラジン等を用い300で~1200で の雰囲気中でアニーリングすることが望ましい。最も結 品性が良くなるのは400で以上である。日瀬を含まな い雰囲気中でアニーリングするのは、反応中、あるいは 前記に親アニーリングにより、アクセアター不減物と結 合した日を結晶中より除去し、アクセアター不減物をド ープした整性物半導体層をさらに低低はにするためにで ある。このアニーリングも400で以上で行うことが望 ましい。

【0009】また本発明の第2の態様は、スピネル基板 上部にn型層を20 um以上の膜厚で成長させる工程 と、n型層成長後に基板を除去する工程と、基板除去後 のn型層上部に少なくとも、アクセプター不純物を含む 窒化物半導体層を成長させることを特徴とする。また、 本発明の第2の態様においても、スピネル基板の(11 1)面を窒化物半導体の成長面とすることが望ましい。 【0010】なお、本願の請求項において、基板上部成 長させるn型層とは、必ずしもn型層を基板に接して成 長させるわけではなく、基板に接してGaN、A1N、 ZnO等のバッファ層を成長させ、該バッファ層に接し て購厚20μm以上のn型層を成長させることも含まれ る。20μm以上の膜厚のn型層は単一組成の窒化物半 導体でも良いし、また組成の異なるn型層の薄膜を積層 した層でも良い、同様に、n型層上部にアクセプター不 締物をドープした窒化物半導体層を成長させるとは、必 ずしもアクセプター不純物をドープした窒化物半導体層 をn型層に接して成長するわけではなく、n型層にバッ ファ層、若しくはi型層、または活性層等を接して成長 させ、それらのバッファ層、i型層、活性層に接してア クセプター不純物をドープした窒化物半導体を成長する ことも含まれる。

【0011】さらに、本発明の第2の態様では、n型層 成長後、そのn型層の表面を鏡面状とすることを特徴と する。

【0012】また本売期の第2の症様では、前記基拠時 表後、n型態化物半導体を強素調を含む雰囲気中でアニ ーリングし、その後アクセプター不純物をなじ雲化物半 導体層成長後、水素調を含むない雰囲気中でアニーリン プすることを特徴とする。基板除主後に、登素調を含む 雰囲気中でアニーリングするのは、第1の極様と同じ く、N選を供給することにより、窒化物半導体の分解を 防止して結晶性の良い基板を整えるためであり、同様 に、アンモニア、ヒドラジン等を用い300℃~120 0℃の雰囲気中でアニーリングすることが望ましい。最 も結晶性が長くなる温度は400℃以上である。日初を も結晶性が長くなる温度は400℃以上である。日初を と同じく反応中にアクセプター不純物と結合した日を結 晶中より除たし、アクセプター不純物とドープした窒化 品中より除たし、アクセプター不純物と 以上で行うことが望ましい。また本発明の第1の態様及 び第2の態様では、 n型層はp型層に接近した側のキャ リア濃度を小さくして、p型登化物半導体から離れた側 のキャリア濃度を大きくすることを特徴とする。 【0013】

【発明の実施の形態】図1(a)~(e)は、本発明の 第1の機能の各工程において得られるウェーハの部分的 な構造を示す検式断面置である。これらの図を元に本発 明の第1の機能を説明する。

【0014】窒化物半導体の成長方法は特に限定するものではなく、例えばMOVPE(有機金属X相成長法)、MBE(分子條気相成長法)、MBE(分子線気相成長法)等、従来亞化物半導体を成長させるために提案されているあるゆる方法が適用できる。

【0015】図1(a)において10は基板である。第1の路様では基板10には、サファイア、アビネル、SiC、GaAs、Si、ZnO等の基板が使用できるが、好ましくはスピネルを用いる。スピネルは他の材料に比較して、単一組成の強化物半導体を20μ加以上の厚膜で成長させることができる。しかもスピネルの(11)面を運化物半導体の成長面とすると、結晶性の良し悪生は2名結晶を次線ロッキングカーブの半値隔を測定することにより判断でき、その半値幅が200秒以下、ことにより判断でき、その半値幅が200秒以下の結晶を外に表しまり、最も好ましくは100秒以下の結晶が得られれば、その離化物半端体結晶はクラックが少なく、均一を面が得られていると判断できる。スピネルは徹尾物等られれば、その離化物半端体結晶はクラックが少なく、均一を面が得られていると判断できる。スピネルは徹尾物等体との格子定数差が少なく(9

%)、また熱熱類係数差が少なく、さらに他の窒化物半 薄体を成長させる基核に比較して結晶が柔らかいため、 厚膜の窒化物+導体を成長させてもクラックが入りにく いという特徴がある。例えばサファイア、S1C等の基 板にGaNを10μm以上の拠厚で成長するとクラック が入りやすい質値がある。

【0016】次に、この基板」のに接してバッファ層1 1を成長させる。バッファ刷11は例えばA1N、A1 GaN、GaN、InGaN等の空化物半準体を200 で〜900での低温で成長させる。バッファ層11は基 板10とバッファ層の次に成長させる空化物半導体との 格子不整合を緩和する作用がある。なお、梁化物半導体 は半導体自身の格子欠縮によりノンドープ、不純物をド ープしない)の状態での型を示す性質があるため、バッ ファ陽11は通常、n型の導電性を示す。

【0017】さらに(b)に示すように、バッファ欄1 1に接して、n型間1を20μm以上の測厚で成長させ る。n型間1はバッファ間よりも高温で成長させる。n型間1を単一組成で20μm以上成長する場合、その組成はGaNとすることが望ましい。GaNとすることが望ましい。GaNとすることが望ました。最も 結晶性の良いものが得られる。また、 n型層1は複数の n型層を積層して $20\mu m$ 以上とすることもできる。例 えばバッファ層11の上にGaNを5μm成長させ、そ のFにInGaNを0. 1μm. さらにGaNを5μm 成長させ、それを繰り返して20μm以上の膜厚にする といった具合に、薄膜のn型層を積層することもでき る。このように薄膜の壁化物半導体を成長させる場合に おいても、基板10がスピネルであれば、クラックの入 物半導体は前記のようにノンドープでもn型にはなる が、好ましくはSi、Ge、Sn等のドナー不純物をド ープして、キャリア満度を調整したn型層を成長させる ことが望ましい。なお、n型層1の膜厚は20μm以 上、さらに好ましくは50μm以上、最も好ましくは1 00 µm以上の膜厚で成長させる。20 µmよりも少な いと、後で基板を除去した際に、ウェーハが割れやすく なって、正確な形状のチップを作製しにくくなるからで ある。膜厚の上限値は特に規定しないが、通常1mm以 下に調整する。

【0018】ドナー不純物をドープしてキャリア濃度を 期整する場合、n型層1のキャリア濃度はバッファ層1 1に接近した側のキャリア濃度を大きくし、一方次に成 長させる活性型2に接近した側のキャリア濃度を小さく することが望ましい。このように、p型層と接近した側 のキャリア濃度を小さくして、違さかった方の側のキャ リア濃度を大きくすると、後に基板10を削除して、n 型層1個にn電流を形成した駅のキャリア注入効率が向 上し、発光出力が向上する。

【0019】次に(c)に示すようにn型層1に接して 活性層2を成長させる。 n型層に接して形成する活性層 2の導電型はn型でも、i型でも、p型でもよい。活性 層2は1nを含む窒化物半導体よりなる井戸層を含むよ うに構成し、好ましくは三元混晶のInGaNよりなる 井戸層が望ましい。三元混晶の1nGaNは四元混晶の ものに比べて結晶性が良い物が得られるので、発光出力 が向上する。LED素子を作製する場合は活性層は単一 の井戸層よりなる単一量子井戸構造 (SQW: Singlequantum-well)とする。また、LD素子を作製する場 合には、活性層をInGaNよりなる井戸層と、井戸層 よりもバンドギャップの大きい窒化物半導体よりなる障 壁層とを積層した多重量子井戸構造 (MQW: Multi-q uantum-well) とする。障壁層も同様に三元混晶のIn g, Ga,-g, N (0≤X'<1、X' <X) が好ましく、井戸 +障壁+井戸+・・・十障壁+井戸(その逆でも可)と なるように積層してMQWを構成する。このように活性 層をInGaNを積層したMQWとすると、量子準位間 発光で約365nm~660nm間での高出力をLDを 実現することができる。さらに、井戸層の上にInGa Nよりなる障壁層を積層すると、1nGaNよりなる障 壁層はAIGaNに比べて結晶が柔らかい。そのためク ラッド層のAIGaNの厚さを厚くできるのでレーザ発 振が実現できる。さらに、1nGaNとAIGaNとで は結晶の成長温度が異なる。例えば、MOVPE法では 1 n G a N は 6 0 0 ℃ ~ 8 0 0 ℃ で成長させるのに対し て、AIGaNは900℃より高い温度で成長させる。 従って、1nGaNよりなる井戸層を成長させた後、A IGaNよりなる障壁層を成長させようとすれば、成長 温度を上げてやる必要がある。成長温度を上げると、先 に成長させた In Ga N井戸層が分解してしまうので結 晶性の良い井戸層を得ることは難しい。さらに井戸層の 膜厚は数十オングストロームしかなく、薄膜の井戸層が 分解するとMOWを作製するのが困難となる。それに対 し、障壁層も1nGaNとすると、井戸層と障壁層が同 一温度で成長できる。従って、先に形成した井戸層が分 解することがないので結晶性の良いMQWを形成するこ とができる。これはMQWの最も好ましい態様を示した ものであるが、他に井戸層を1nGaN、障壁層をGa N、AIGaNのように井戸層よりも障壁層のバンドギ ャップエネルギーを大きくすればどのような組成でも良 い。InGaN多重量子井戸構造、若しくは単一量子井 戸構造の活性層は、InGaN井戸層の組成不均一によ りできるInリッチのエネルギーポテンシャル井戸層 に、エキシトンが局在し、局在エキシトンが形成されて いる。この局在エキシトン発光により発光出力が向上す る。つまり このような単一膜厚が数十オングストロー ムの蓮膜を豬層した場合、井戸層、障壁層共、均一な膜 厚で成長しておらず、凹凸のある層が幾重にも重なり合 った状態となっている。凹凸のある活性層を、活性層よ りもバンドギャップの大きいクラッド層で挟むダブルへ テロ構造を実現すると、活性層に注入された電子とホー ルとが、凹部にも閉じ込められるようになって、クラッ ド層の縦方向と共に縦横の両方向に閉じ込められる。こ のため、キャリアが約10~70オングストローム凹凸 差がある3次元の1nGaNよりなる量子箱、あるいは 量子ディスクに閉じ込められたようになって、従来の量 子井戸構造とは違った量子効果が出現する。

【0020】状に図1(c)に示すように、活性層2の上に、アクセプター不純物を含む空化物半導体層3、4(以下、アクセプター不純物を含む空化物半導体層3、4(以下、アクセプター不純物を含む空化物半導体層をp型層をいう。)を成長させる。この図では最も簡単なしたり構造を示しているので、p型層はp型クラッド層3と、p型型シメクト層4とからなっているが、これらのp型型の他に、必要に応じて異なる組成を有する中型層、活性層の上であればどこでも新たに挿入することができる。なか、これらの中型層は成長後、アニーリングを行うことによりさらに低低性なり型層を実現できる。(0021)以上のように低低性なり取りをでは、また10年間10日にウなくとも。p型層3、4を成長させる。なお1型層1の上に少なくとも。p型層3、4を成長させる。なお1型層1

し、また1型帽1とp型帽3との間に活性帽2を成長させても、本発明の範囲付であるし、また1型層1と活性 帽2との間に、他の組成よりなる1型層(例えば1型クラッド層)を成長させることもできる。

【0022】次に、梁化物中導体よりなる素・構造を成 長させた後、ウェーハを反応容器から取り出して、図1 (d) に示すように、基板10を除去する、基板10を 除去するには研密、エッチング等の手段がある。研密で あれば、510份、ダイヤモンド粉を用いてラッピン たた後、ポリシングを行う、化学エッチングであれば例 えば筑像+リン酸の温能、硫酸+過酸化水素で基板側を 溶解することにより除去できる。なお図1ではバッファ 層11も除去じているが、バッファ陽11も除っているが、 層であり、エッチング、研磨等の技術では必ずしも数十 オングストロームの構度で半面助ーに基板が除去される。 ことはないため、自然とバッファ帰11を表が除去される。 このようにして壁化物半導体よりなる、n型網1の表面 と、p型層4の表面とが上下に露出したウェーハを作製 することができる。

【0023】図1(e)は(d)のウェーハからチップ 状に切り出した陰化物半導体チップ構造を示している。 底面に相当する n型層1の表面には n電極20を設け、 最上層のp型コンタクト層4には透光性のp電極21と パッド電極22とからなる電極を形成している。p電極 2.1 は満光性の金属電板であり、例えば O. 1 μm 以下 の膜厚で形成されると共に、p型コンタクト層4と好ま しいオーミック接触を得ている。透光性のp電極21は 活性層2の発光をp型層側から観測できて、膜厚が薄い ためにp型層に含まれる水素をアニーリング時に透過し て、低抵抗なp型層の実現に寄与している。またパッド 電極22は透光性のp電極21に直接ワイヤーボンディ ングすると透光性電極21が剥がれやすくなるので、p 電極21の剥がれを防止すると共に、ワイヤーボンディ ング位置を明らかにしている。また、パッド電極がp電 極21中央部にあると、ワイヤーボンディング時のボン ディング位置決めが容易になり、素子歩留が向上する。 【0024】本発明の第1の態様が従来のGaNの基板 を製造する技術と異なるところは、n型層を成長させた 後、活性層、及びp型層まで形成して素子自体の構造を 作製してしまい、その後基板を除去するところにある。 このように、一度成長させた變化物半導体を反応容器か ら出さずに素子構造まで作ってしまうことにより素子の 量産性が良くなる。また基板を素子構造ができあがるま で反応容器から取り出さないために、空気に触れること による窒化物半導体成長面の基板の酸化、変質を防止す ることができる.

【0025】図2(f)~(j)は、本発明の第2の態 様の各工程において得られるウェーバの部分的な構造を 示す模式順面図である。これらの図を元に本発明の第2 の態煤を説明する。 【00261図2(f)に示す基板10はスピネルより なる。第2の態様では基板がスピネルである必要があ る。 たぜなら、第2の態様は着10億億と異なり、基板 10のほに 中間量な長させてから基度を除去する。その ため、単一組成の1型層を再膜で成長させる方が、再 度 12階を反抗容器的に移し、1000で以上の高温で 結晶成長を行う際に、11型限の別れ、欠け等の結局は 低、1型層の反のような特別を影形がからは望ま しい、単一組成の1型層を厚限で成長させるには、スピ ネル基度が最も成長させやすいのは第1の態様で述べた とおりである。

【0027】このスピネル基板10に接してバッファ層 11を成長させる。バッファ層11は第1の態様と特に 代わるものではない。

【0029】また、第1の機能と同じく第2の態態で も、 n型層1にS1、Ge、S1等のドナー売納令ド ープして、キャリア満度を調整した n型層を成長させる ことが望まして、ドナー不純物をドープしてキャリア満 定を調整する場合、 n型層 n ロギャリア満度とバッファ 層11に接近した側のキャリア満度を大きくし、バッフ ァ層11から離れた側のキャリア満度を小さくすること が望ましい。

【0030】状に、n型刷1成長後、ウェートを反応等 部から取り出し、研音、エッチング等の手段により、図 2(h)に示すように基板10を除去する。基板を除去 することによって、第1の主面と第2の主面とが露出し たn型刷1よりなるウェールを作製することができる。 また、図2(h)でも同様にバッファ層11も除去され でいるが、この原因は第1の態様と同じである。

【0031】さらに、第20應様では、基版10除去 後、他の導電型を有する電化物半導体単を成長させよう きなる型層10表面を輸加化とすることが望ましい。 鏡面状とするには、化学的エッチングの他、研磨、ドラ イエッチングのような物理的エッチング手段があるが、 整化物半導体をエッチングできる溶剤は乗りン酸の ように数少なく、危険性も高いため、研密が最も材まし い。このようにn型層1のいずれか一方の面を鏡面状と することにより、面方位のそろった窒化物半導体を成長 することができる。

【0032】次に、図2(i)に示すように、n型層1 の表面に活性層2、p型クラッド層3、p型コンタクト 層4を順に積層する。活性層2は第1の態様で述べた活 性層と同様のものが最も好ましい。また活性層2と n型 層1との間に、 ロ型層1と異なる組成を有する ロ型管化 物半導体よりなる他の層を成長させても良い。p型クラ ッド層3、p型コンタクト層4についても第1の態様と 同じであり、また必要に応じて、異なる組成を有するp 型層を活性層の上であればどこの層に挿入しても良い。 【0033】図2(h)は(i)のウェーハからチップ 状に切り出した窒化物半導体チップ構造を示すものであ り、透光性電極21、パッド電極22の作用効果は第1 の態様と特に異なるものではないが、このチップが図1 (e)のチップと異なる点は、活性層2の下にあるn型 層1をエッチングしているところにある。すなわちp型 層をエッチングして活性層2の下にあるn型層を露出さ せ、露出したエッチング溝と、エッチング溝との間で、 ウェーハを切断してチップ状にしている。この作用は次 の通りである。本発明によると、基板が窒化物半導体と なるために、窒化物半導体を駐開することができるよう になる。しかしながら、窒化物半導体は六方晶系という その結晶形のため 壁間で全てを矩形のチップ状にする ことは困難である。そのためいずれかの面はダイシング 等の切断手段を取らざるを得ない。窒化物半導体は結晶 の性質が非常に堅いため、ダイシングするとダイシング 端面に欠け、割れ等が発生しやすくなり、特に活性層の 端面にそのような結晶欠陥が発生すると、素子自体の信 頼性が低下する。従って活性層よりも下のn型層までエ ッチングすることにより、ダイシング時の刃先が活性層 端面に触れないようにすることができるので、素子の信 類性が向上する。この(j)の形状は第1の態様におい ても同様に適用可能である。

[0034]

【実施例】以下、MOCVD法にて豊化物半導体を成長させる方法を述べるが、本条明の方法はMOCVDだけでなく、MBE、HDVPB等の整化物半導体を成長させるために従来提案されているあらゆる方法に適用できる。また素干補造についても、代表的なLED素子とLD素子しか述べていないが、構造も本実施例に限定されるものではない。

- 【0035】 [実施例1] (第1の態様)
- 図1を元にして本発明の第1の態様を説明する。(11 1)面を成長面とするスピネル基板10(MgA1 。O4)を反応容器内にセットし、反応容器内を水素で十
- 分置換した後、水素を流しながら、基板の温度を105 0℃まで上昇させ、基板のクリーニングを行う。
- 【0036】続いて、温度を510℃まで下げ、キャリ

アガスに木薬、原料ガスにアンモニアとTMG(トリメ チルガリウム)とを用い、スピネル基板上にGaNより なるバッファ網11を約200オングストロームの限厚 で成長させる。バッファ層はA1N、GaN、A1Ga N等が、900で以下の温度で、脱厚数十オングストロ ム〜数百オングストロームで形成できる。このバッフ ァ屋は基板と整化物半導体との格子定数不正を緩和する ために形成されるが、整化物半導体の成長方法によって は省略することも可能である。

【0037】バッファ層11成長後、TMGのみ止め て、温度を1030℃まで上昇させる。1030℃にな ったら、同じく原料ガスにTMG、アンモニアガス、ド ーパントガスにシランガスを用い、図1(b)に示すよ うに、n型コンタクト層1としてSiドープn型GaN 層を100μmの膜厚で成長させる。n型コンタクト層 1は最初の50 μ mを高キャリア濃度のn+として、次 の50μmを低キャリア濃度のn-とする。n型コンタ クト層はInxAlvGa1-x-vN(0≦X、0≦Y、X+Y ≤1)で構成することができ、特にGaN、InGa N、その中でもSiをドープしたGaNで構成すること により、キャリア濃度の高いn型層が得られ、また負電 極と好ましいオーミック接触が得られる。負電極の材料 としてはA1、Ti、W、Cu、Zn、Sn、In等の 金属若しくは合金が好ましいオーミックが得られる。 【0038】次に原料ガスにTMG TMI アンモニ アを用い、温度を800℃に保持して、ノンドープⅠn 0.2G a 0.8N よりなる単一量子井戸構造(SQW)より なる活性層 2を30オングストロームの膜厚で成長させ る。活性層 2 を I n G a N よりなる井戸層を含む単一量 子井戸構造若しくは多重量子井戸構造とすると、量子準 位間発光で約365 nm~660 nm間での高出力な発 光素子を実現することができる。多重量子井戸構造で は、井戸層は70オングストローム以下、随壁層は15 0オングストローム以下の厚さに調整することが望まし い。一方、単一量子井戸構造では70オングストローム 以下の膜厚に調整することが望ましい。

【0039】次に、温度を1050℃に上昇させ、Mgドーアル型A10.2Ga0.8Nよりなるp型クランド間3 を0.5μmの期間で成長させる、法性個に接して成長 させるp型のクラッド層はA1を含む塑化物半導体、好ましてはA1GaNを成長させることが望ましい。p型 にするためのアクセアター不満線としてはMg、Cn Cd等のH族元素を挙げることができ、これらのアクセ プター不動物を選化物半導体成長中はドープすることに よりp型の結晶が与れるが、対ましては成長をフ プター不動物をドープした結晶をアニーリングして、ア クター不動物と結合した水素を結晶中から除去する ことによりさらな野よい中型が得去れる。

【0040】次に、1050℃でMgドープp型GaN よりなるp型コンタクト層4を0.5μmの膜厚で成長 きせる。 成長後の順面部が別 1 (c) である。 P型コンクト層 4 はp型 I n_x A 1_y G a_{1-2-y} N (0 ≤ X, 0 ≤ Y, X+Y≤ 1) で構成することができ、物に I n G a N、G a N、その中でもM g をドープレた中型G a Nとすると、最もキャリア濃度の高い中型原が得られて、正電路と良好なオーミックな機が得られる。 正電路の材料としてはN 1、P d、I r、R h、P t、A g、A u 等の比較的仕事期数の高い金属又は合金がオーミックが得られる。

【0041】反応終了後、ウェーハを反応容器から取り 国し、研席機を用いて遠化物半導体を成長させていない 側のスピネル基板10をラッピングして、図1(d)に 示すようにスピネル基板10及びバッファ層11を除去 する。パッファ層除去後、さらにバッファ層側のn型コ ンタクト層1をポリシングして鏡面状とする。

【0042】ラッピングしたウェーハを次に、アニーリング装置に移送し、アンモニア雰囲気中で、1000℃のアニーリングを行う。このアニーリングは、300℃以上、1200℃以下で行い、アンモニア、窒素等のN源を含む雰囲気中で行うことにより、結晶全体の結晶性を整える作用がある。

【0043】アニーリング後、アニーリング装満内において、今度は日を含まない雰囲気中(窒素雰囲気)で、700ででアニーリングを行い、p型層をさらに低低抗化する。このアニーリングは通常400で以上で日を含まない雰囲気中で行うことにより、アクセプター不純物と結合した水素を結晶中から除去して、p型層をさらに低低流化する作用がある。

【0045】以上の工程終了後、窒化物半導体ウェーハ を n型コンタクト層1の劈開性を用いて劈開して、25 0μm角のLED素子とする。このLED素子は上下に 対向する n電極と p電極とを有し、順方向電流 (I

f) 20mAにおいて、順方向電圧(Vf) 3.5V、 発光出力5mWと優れた特性を示した。

【0046】 「実施例2」実施例1において、基板にサファイア(0001) 面を用いる他は実施例1と同様にして、サファイア基板の上にGaNよりなるパッファ層を200オングストロームの販厚で形成する。

【0047】次にこのバッファ層の上にSiドープn型

GaN層を5μm成長させる。次に温度を800℃にして、51ドープル間GaN網の上に、51ドープル間 GaN網の上に、51ドープル間 GaN層を500オングストローム成長させる。次に同じく51ドープル型 Ino.1Ga0.9Nを500オングストローム成長させる。この操作を16回線)返し、総駅60、6μmの1型コンタンド層を成とせる。この検付を16回線)返し、総駅60、6μmの1型コンタンド層を成とせる。この検付を16回線)返したところ、順力中電(1f)20mAにおいて、順方中電圧(Vf)4V、表出出力2mVであった。[0048]実験例3](20機)

図2を元にして本等明の第2の座様を専門する。実施例 1と同様にして、(111) 画を成長間とするスピネル 基板10(MgAl₂O₄)のクリーニングを行い、スピ ネル基板10(MgAl₂O₄)のクリーニングを行い、スピ ネル基板10(MgAl₂O₄)のカリーニングを行い、スピ カトングストロームの限写で成長させ、このパック の上に、n+とn-間とを備えたn型コンタクト間1と して51ドープト型GaN型を100/mの規厚で成長 させる。図2(g)

【0049】成長後、ウェーハを反応容器から取出し、 頭際機を用いて整化物半導体を成長させていない側のス ピネル基板10名をラッピングして、図2(h)に対 うにスピネル基板10及びパッファ間11を除去しn型 コンタクト層1ウェーハとする。さらに、低キャリア濃 度(n-)側のn型コンタクト層側をボリシングして鏡 面針とする。

【0050】ポリシング後、n型コンタクト層基板を反 応容器に移送し、アンモニア雰囲気中で、1000℃の アニーリングを行う。なお鏡面状にした低キャリア濃度 側のn型コンタクト層側を窒化物半導体の成長面とす

【0051】次に、実施例1と同様にしてボリシングした n型コンタクト間 つ表面にSQW構造の活性層 2を 3のオンダストロームの販页で成長させ、その活性層の上にMgドープp型A10.2Ga0.8Nよりなるp型クラッド層3を0.5μmの順度で成長させ、Mgドープp型GaNよりなるp型コンタンド層40.5μmの順厚で成長させる。成長後の斯面図が図2(1)である。また活性層2を成長させる際にn型コンタクト層1の表面にGaN、InGaN、A1GaNよりなるバッファ層を成長させることもできる。

【0052】反応終了後、反応容器内において、日を含まない雰囲気中、例えば窒素、A r 等の雰囲気中、70 0℃でアニーリングを行い、p型層をさらに低抵抗化する。

【0053】アニーリング後、ウェーハを反応容器から 取り出し、ト党コンタクト層・側から幅10 μmで非盤 目状にRIE (反応性イオンエッチング) エッチングを 行い、図2 (h) に示すように n型コンタクト層の平面 を露出させる。 【0054】次に実施門1と同様にして、隆化物半導体 を成長させていないロ型コンタクト層1の表面の引はを 面にTiとA1を含むロ電節20を2μmの関で形成 し、一方、P型コンタクト層4の現は全面限PiとAu を含む透光体のP電極21を100オングストロームの 関厚で形成し、P電階20のはは中央に順厚2μmのバッド電番22を形成する。

【0055】以上の工程終了後、壁化物半導体ウェーハ をエッチング湯と、エッチング湯との間でダイサーを用 いて切断し、350μm物の受光素子とする。この発光 素子も上下に対向するn電極とp電極とを有し、1f2 0mAにおいて、Vf3.5V、発光出力5mWと優れ た物性を示した。

【0056】 「実施例4] 図3は木発明の方法により得られたレーザ素子の構造を示す模式的な断値似であり、 具体的にはレーザ光の共振方向に垂直な方向で素子を切 断した際の超を示すものである。以下、図 8 そ元に本発 明の方法によりLDを製造する方法を述べる。

【0057】実施例3において、スピネル基板10およ びバッファ層11を除去し、成長面をポリシングした膜 厚100μmのSiドープGaNよりなるn型コンタク ト層1ウェーハを反応容器内に設置した後、温度を80 0℃にして、原料ガスにTMG、TMI(トリメチルイ ンジウム)、アンモニア、不純物ガスにシランガスを用 い SiドープIn0.1Ga0.9Nよりなるクラック防止 層101を500オングストロームの膜厚で成長させ る。このクラック防止層101はInを含むn型の窒化 物半導体、好ましくはInGaNで成長させることによ り、次に成長させるA1を含む第1のn型壁化物半導体 層102を厚膜で成長させることが可能となり、非常に 好ましい。LDの場合は、光閉じ込め層となる層を、好 ましくは0.1µm以上の膜厚で成長させる必要があ る。従来ではGaN、A1GaN層の上に直接、厚膜の A1GaNを成長させると、後から成長させたA1Ga Nにクラックが入るので素子作製が困難であったが、こ のクラック防止層101が、次に成長させるA1を含む 第1のn型空化物半導体層102にクラックが入るのを 防止することができる。なおこのクラック防止層は10 0オングストローム以上、0.5μm以下の膜厚で成長 させることが好ましい。100オングストロームよりも 蓮いと前記のようにクラック防止として作用しにくく. O. 5 µmよりも厚いと、結晶自体が黒変する傾向にあ る。なお、このクラック防止層101は成長方法、成長 装置等の条件によっては省略することもできる。

【0058】次に温度を1030でにして、原料ガスに TMA(トリメチルアルミニウム)、TMG、NH3、 SiH、を用い、Siドープロ型A10.2G30.8Nより なる第10n型壁化物半導体帽102を0.5μmの腰 厚で成長させる。この第10n型壁化物半導体側102 はキャリフ閉じ込め層、及び光閉じ込め層として作用 し、上記のようにAIを含む壁化物半導体、好ましくは AIGaNを成長させることが望ましく、100オング ストローム以上、2μm以下、さらに貸ましくによう00 オングストローム以上、1μm以下で成長させることに より、結晶性の良いキャリフ閉じ込み層が形成できる。 (0059)温度を800℃に下げ、SIドーア・型信 aNよりなる節之の・型発化料半導体用103を0.2 μπの機関で成長させる。この第2の・型整化料・導体 成長させることが望ましく、温常100オングストローム ~5μm、さらに好ましくとは200オングストローム ~1μmの機厚で成長させることが望ましい。 (0060) 次は、原料ガスにTMG、TMI、アンモ 200601 次は、原料ガスにTMG、TMI、アンモ

ニアを用いて活性層2を成長させる活性層は温度を80 OCに保持して、まずノンドープ I no.2G ao.8Nより なる井戸層を25オングストロームの顔厚で成長させ あ、次にTM I のそル比を変化させるのみで同一温度 で、ノンドープ I no.0I G ao.9SNよりなる障壁層を5 Oオングストロームの顔厚で成長させる。この操作を2 回線り返し、最後に井戸層を積層した多産量子井戸構造 の活性網2を成長させる。

【0061】次に、温度を1050℃に上げ、TMG、 TMA、NHo、Cp2Mg(シクロペンタジエニルマグ ネシウム)を用い、活性層よりもバンドギャップエネル ギーが大きい Mgドープp型A 10.1Ga0.9Nよりか る第1のp型窒化物半導体層104を300オングスト ロームの膜厚で成長させる。この第1のp型窒化物半導 体層104は、本実施例ではp型としたが、膜厚が薄い ため、n型不純物をドープしてキャリアが補償されたi 型としても良いが、最も好ましくはp型とする。第1の p型窒化物半導体層104の膜厚は0.1μm以下、さ らに好ましくは500オングストローム以下、最も好ま しくは300オングストローム以下に調整する。0.1 μmより厚い膜厚で成長させると、第1の窒化物半導体 層中にクラックが入りやすくなり、結晶性の良い窒化物 半導体層が成長しにくいからである。またキャリアがこ のエネルギーバリアをトンネル効果により通過できなく なる。また、A1の組成比が大きいA1GaN程薄く形 成するとLD素子は発振しやすくなる。例えば、Y値が 0. 2以上のA 1 v G a 1 - v Nであれば500オングスト ローム以下に調整することが望ましい。第1の窒化物半 導体層104の膜厚の下限は特に限定しないが、10オ ングストローム以上の膜厚で形成することが望ましい。 【0062】続いて1050℃で、バンドギャップエネ ルギーが第1のp型窒化物半導体層104よりも小さ い、Mgドープp型GaNよりなる第2のp型窒化物半 導体層105を0.2μmの膜厚で成長させる。この層 は、光ガイド層として作用し、第2の n型壁化物半導体 103と同じくGaN、InGaNで成長させることが 望ましい。また、この層は第3のp型窒化物半導体層1

06を成長させる際のパッファ層としても作用し、100 オングストローム〜5 μ m、さらに好ましくは2 0 0オングストローム〜1 μ mの服厚で成長させることによ り、並ましい光ガイド層として作用する。

【0063】続いて1050でで、バンドギャップエネルギーが第2の環化物半導体期105よりも大きい、Mgドープト型A10.2Ga0.8%よりなる第3の中型壁化物半導体期106を0、5ルmの制度で成長させる。この幅は第10の工型空化物半導体網102と同じく、キャリア閉じ込め層、及び完削じ込め層として作用し、A1を含む毫化物半導体、MgましてはA1GaNを成長させることが型ましく、100カングストローム以上、2μm以下、さらに好ましくは500カングストローム以上、1μm以下で成長させることにより、結晶性の良いキャリア間じ込め層が形成できる。

【0064】本実施例のようにInGaNよりなる井戸 層を有する活性層の場合、その活性層に接して、膜厚 1 μm以下のA 1を含む第1のp型器化物半導体層 104を設け、そのp型窒化物半導体層よりも活性層か ら離れた位置に、第1のp型窒化物半導体層よりもバッ ドギャップエネルギーが小さい第2のp型陰化物半道体 層105を設け、その第2のp型窒化物半導体層105 よりも活性層から離れた位置に、第2のp型窒化物半導 体層よりもバンドギャップが大きいA1を含む窒化物半 進体上りなる第3のp型溶化物半進体層106を設ける ことは非常に好ましい。しかもこの第1のp型窒化物半 導体層104の膜厚を0.1 μm以下と薄く設定してあ るため、キャリアのバリアとして作用することはなく、 p層から注入された正孔が、トンネル効果により第1の p型築化物半導体層を通り抜けることができて、活性層 で効率よく再結合し、LDの出力が向上する。つまり、 注入されたキャリアは、第1のp型窒化物半導体層10 4のバンドギャップエネルギーが大きいため、半導体素 子の温度が上昇しても、あるいは注入電流密度が増えて も、キャリアは活性層をオーバーフローせず、第1のp 型窒化物半導体層104で阻止されるため、キャリアが 活性層に貯まり、効率よく発光することが可能となる。 従って、半導体素子が温度上昇しても発光効率が低下す ることが少ないので、関値電流の低いLDを実現するこ とができる。

【0065】最後に、第3のp型線化物半導体層106 の上に、1050ででMgドープp型GaNよりなるp 型コンタクト層4を0.5μmの概算で成長させる。 【0066】反応終了後、進度を電温まで下げてウェー

【UU066】反応終了後、温及を至温まで下げてリェーハを反応容器から取り出し、700℃でウェーハのアニーリングを行い、p型層をさらに低低抗化する。

【0067】アニーリング後、RIEにより最上層のp型コンタクト層4と、第3のp型空化物半導体層106とをエッチングして、2μmのストライフ幅を有するリッジ形状とする。このように、活性層よりも上離にある

P型層をストライフ状のリッジ形状とすることにより、活性層の発光がストライアリッジの下に集中するようになって関値が低下する。そして、図3に示すようにP型コンタクト層4の表面にN1とAuよりなるり電解21をストライプ状に形成する。なおp電解21はレーザ素子であるため対は透光性にする必要はない。 一方、丁iとAlkりなるn電解20を発化物半等体層を形成していない郷のn型コンタクト周1のは打全面に形成とない。 大いない郷のn型コンタクト周1のは打全面に形成を指すを直接していていました。 100681 次に、ウェールをストライブ状が電粉に重直な方向でバー状に劈削し、劈削面は大抵器を削壊する。 大林器は長が64 NであるのでGaNの開機性を用いて簡単に作製することができる。この場合、剪開面は短光管半導体の【外1】

(1 [0 0)

面とする。外1面とは端代第十塚体を正た与柱のバ方晶 系で近似した場合に、そのボカ柱の側面に相当する四角 形の面(M面)に相当する間である。この他、RIE等 のドライエッチング手段により端面をエッチングして共 振器を作機することもできる。またこの他、明細回を鏡 面剛態して何处することも可能である。

【0069】

別開後、共振落面にSiO₂とTiO₃よ可
なる誘電体多層販を形成し、最後にp電極に平行な方向
で、バーを切断してレーザチップとした。次にチップを
フェースダウン(=p電極がヒートシンクに対向した状態)でヒートシンクに設置し、常温でレーザ光振を試み
たところ、しきい値電流需定とれる/ごので、発展放長
400 nmの連携発振が確認された。このようにGaN
を基板とすると用意にフェースダウンボンディングが行
えるため、チップの放熱性が格段に向上し、連続発振が
可能となる。チップの放熱性が格段に向上し、連続発振が

[0070]

【発明の効果】以上説明したように、本発明の方法によると整任ガリカス系化合物中域体を差据とした素子を製造することができるため、健果のように同一画面が入りませた。 上下方向に対したいるでである。 さらにチャフサイズし小さくできる。 さらにチャフサイズし小さくできる。 さらにチャフサイズし小さくできる。 さらにチャフサイズを小さくできる。 さんにチャフサイズを小さくできる。 さん 信格もを低下できる。また、G a Nが基板であるのでし、Dのような鏡面に近いま規画を必要とするデバイスではなる Nの影響により 写影に共振面を必要とするデバイスではなる Nの影響により 写影に共振面を必要とするデバイスではなる Nの影響により

【図面の簡単な説明】

【図1】 本発明の第1の態様の各工程を説明するため のウェーハの構造を示す模式筋面図。

【図2】 本発明の第2の態様の各工程を説明するため のウェーハの構造を示す模式斯面図。

【図3】 本発明の方法により得られたレーザ素子の構造を示す模式断面図。

